FPGA‘s hebben vandaag de dag zo veel aansluitpunten dat de verbinding met het PCB al snel onoverzichtelijk wordt. Als zowel de FPGA-toepassing als het PCB dan ook nog gelijktijdig worden ontwikkeld, ligt het gevaar voor aansluitfouten op de loer. HDL Works ontwikkelde hiervoor de IO Checker, een tool die de signaalnamen uit beide ontwerpen met elkaar vergelijkt. Jaap Mol van Thales Nederland deelt zijn ervaringen met het gereedschap.
Moderne FPGA‘s hebben tot vijftienhonderd bruikbare pinnen, maximaal een millimeter ruimte tussen de aansluitingen en tientallen seriële interfaces met bitrates tot boven de 10 Gbit/s. Ze vereisen een scala aan nauwkeurige voedingsspanningen om überhaupt te kunnen functioneren. Dat maakt het er voor de designer niet makkelijker op. Ontwerpfouten met de huidige high density interconnect-PCB‘s (HDI) en ball grid array-verpakkingen (BGA) zijn meestal niet meer met eenvoudige reparatiebedrading te corrigeren.
Het is tijdens het ontwerp dus zaak dat de bord- en FPGA-designs met elkaar in overeenstemming zijn. Zaken als routing, timing-beperkingen en signaalintegriteit zorgen vaak later in de implementatiefase van het PCB voor wijzigingen van de initiële pintoewijzing. Ook kunnen in de FPGA timing-eisen niet haalbaar blijken tijdens de implementatie, waardoor een wijziging in de pintoewijzing nodig is. Deze veranderingen vanuit het PCB- of FPGA-ontwerp kunnen gemakkelijk leiden tot inconsistentie tussen de PCB en de FPGA‘s.
This article is exclusively available to premium members of Bits&Chips. Already a premium member? Please log in. Not yet a premium member? Become one for just €20 for the first year and enjoy all the benefits.
