3D-chips laten op zich wachten

Het duurt nog een paar jaar voordat chipstapeltjes verbonden met through-silicon vias gereed zijn voor het hoofdpodium, schrijft EE Times. Het blad baseert zich op observaties van marktonderzoeker VLSI Research. Verschillende bedrijven proberen 3D-integratie in de vingers te krijgen, maar de complexiteit van de ontwerpen, problemen rondom de integratie van assemblage en testen, gebrek aan standaarden en EDA-tools en hoge kosten weerhouden hen er vooralsnog van de technologie grootschalig toe te passen. Er zijn wel enkele CMos-beeldsensoren met TSV‘s in productie. Het is overigens niet ongebruikelijk dat nieuwe chipverpakkingsmethoden tien tot twintig jaar nodig hebben voordat ze algemeen toegepast worden.