Barco’s JPeg2000-IP geschikt voor 40-nm-FPGA’s

Barco Silex ondersteunt zijn JPeg2000-IP-kernen op alle 40- en 45-nanometer-FPGA‘s, zowel goedkope versies zoals Arria II GX van Altera en Xilinx‘ Spartan-6, als de high-performance chips zoals Altera‘s Stratix IV en de Virtex-6 van Xilinx. De IP-blokken van Barco kunnen de verschillende eisen aan die makers van broadcasttoepassingen stellen, uiteenlopend van enkelkanaals- tot complexe multikanaalapplicaties, hoge framerates en sub-frame-latency-toepassingen. Daarmee denkt het bedrijf dat FPGA‘s de concurrentie met ASSP‘s kunnen aangaan in de broadcastmarkt. ’Dankzij de sterk toegenomen dichtheden, integratie van snelle seriële interfaces en gereduceerd stroomverbruik bieden FPGA‘s een kosteneffectief alternatief voor JPeg2000-ASSP‘s, wat een grote flexibiliteit brengt naar makers van broadcastapparatuur‘, zegt Théodore Marescaux, Video Business Manager bij Barco Silex.