Designflow voor DSP-algoritmes van Mentor Graphics en Altera

Mentor Graphics en Altera introduceren een designflow die gebruikers toelaat om complexe DSP-algoritmes in Ansi C++ te implementeren op FPGA‘s. Het nieuwe product is gebaseerd op Altera‘s Accelerated Libraries voor de Catapult C Synthesis-tool van Mentor Graphics. Dit laat toe om Asic-achtige optimalisaties en technologiebewuste scheduling uit te voeren voor de DSP-macro-IP in Altera‘s FPGA‘s. De resultaten zijn volgens beide producenten ontwerpen met een betere performance dan die door RTL-synthesetools gecreëerd zijn. Altera is ook toegetreden tot het Catapult Silicon Vendor Partners-programma van Mentor Graphics, waardoor de partners de samenwerking tussen hun producten uitgebreid hebben getest.