Imec en Cadence tapen 3-nanometerchip uit

Imec en eda-bedrijf Cadence hopen binnen afzienbare termijn de eerste 3-nanometerchip te maken. De tape-out van de 64 bit processor is in elk geval een feit. Volgens EE Times zal de chip worden gemaakt met een combinatie van double patterning euv- en quadruple patterning-immersielithografie, al is het niet ondenkbaar dat uiteindelijk enkele euv-belichtingsstappen zullen volstaan. De eerste 3-nanometerchips zullen over vier tot vijf jaar in productie gaan. Voorlopig heeft de productiewaardigheid van 5-nanometerchips prioriteit voor halfgeleiderfabrikanten.