De huidige CMos-architectuur lekt opnieuw te veel. Twee chipgeneraties eerder haalde Intel met hoge-k-materialen de kastanjes nog vrijwel gelijktijdig met IBM uit het vuur, de productieprimeur voor Finfets hoeft het bedrijf uit Santa Clara niet te delen.
Het Amerikaanse leger maakte zich al zorgen over 25-nanometerchips toen de halfgeleiderindustrie nog op 250 nanometer produceerde. Het deelde de vrees van velen dat de gebruikte architectuur bij honderd nanometer uit het spoor zou lopen en dus vroeg het in 1996 via defensieonderzoeksorganisatie Darpa om voorstellen uit het veld. Dat was een dikke portemonnee die Chengming Hu, hoogleraar aan de elektrotechnische faculteit van University of California, Berkeley, niet aan zich voorbij kon laten gaan. Hij had bovendien allang met zijn studenten zitten brainstormen over hoe transistoren er in de verre toekomst uit zouden moeten zien, vertelt hij in IEEE Spectrum. Dat had niet één, maar twee potentiële oplossingen opgeleverd.
Aan één variant van die oplossingen was al het nodige voorwerk gedaan: reeds in 1998 kondigde IBM aan silicon-on-insulator-wafers (SOI-wafers) te gaan gebruiken als substraat. Sindsdien hebben vele chipmakers dat voorbeeld gevolgd. Eigenaars van een pc met AMD-processor of Playstation 3 hebben geprofiteerd van SOI-technologie. Noodzakelijk is het gebruik van SOI echter niet gebleken, getuige de vele chipmakers die ervoor kozen CMos op standaard silicium plakken aan te blijven brengen. Tegen de verwachtingen in zijn er altijd manieren gevonden om de levensduur van de bekende Mosfet-architectuur op die ondergrond te verlengen, zelfs onder de honderd nanometer.
This article is exclusively available to premium members of Bits&Chips. Already a premium member? Please log in. Not yet a premium member? Become one for just €20 for the first year and enjoy all the benefits.
