Lattice introduceert versie 1.2 van zijn ontwerptoolsuite ISPLever Classic. De software ondersteunt alle Lattice SPLD-, CPLD- en FPGA-families, waaronder de recent geïntroduceerde ISPMach 4000ZE CPLD-familie. ISPLever Classic 1.2 bevat ook de nieuwste versies van de Synopsys Synplify-synthesetools en Aldecs Active-HDL-simulatortools. De Windows-versie van de ontwerptoolsuite is gratis te downloaden van de website van Lattice, terwijl de Unix- en Linux-versies beschikbaar zijn in de volledige ISPLever-toolsuite, die ook gereedschap voor projectbeheer, IP-integratie, ontwerpplanning, timinganalyse en place-and-route bevat.
This article is exclusively available to premium members of Bits&Chips. Already a premium member? Please log in. Not yet a premium member? Become one for just €20 for the first year and enjoy all the benefits.