Publieke bèta bereidt Gentse VHDL-IDE voor op markt

Het Gentse Sigasi heeft naar bètatesters over heel de wereld de deur opengegooid voor zijn hardwareontwerp-IDE. ’Tot nu toe werkten we met geselecteerde partners binnen autoafstand‘, vertelt Philipe Faes, een van de initiatiefnemers van de start-up. ’Met dit public-bètaprogramma kan iedereen intekenen die maar wil.‘ Volgens Faes hebben zich sinds de lancering vorige week bijna honderd ontwikkelaars aangemeld.

Het programma is bedoeld om praktijkfeedback te genereren waarmee Sigasi zijn gereedschap geschikt kan maken voor commerciële lancering. Faes verwacht dat die eind dit jaar zal zijn. Ook moet het programma zorgen voor bekendheid onder ontwikkelaars. Deelnemers aan de publieke bèta kunnen de tool een half jaar lang gratis gebruiken, op voorwaarde dat ze feedback leveren over features en bugs. Daarmee gaat Sigasi een roadmap opstellen, die het ook naar buiten toe communiceert.

Sigasi werd begin 2008 opgericht door Faes en Hendrik Eeckhaut, beiden gepromoveerd aan de Universiteit Gent. Het doel is om een intelligentere ontwikkelomgeving te bouwen voor hardwareontwerptalen, in eerste instantie VHDL. In softwareontwikkeling zijn IDE‘s gemeengoed, maar in de hardwarewereld nog niet. Kern van Sigasi‘s gereedschap is een VHDL-parser die de code tijdens het schrijven analyseert. Door deze aan het Eclipse-raamwerk te koppelen, ontstaat een editor met inzicht in de code. Deze geeft bijvoorbeeld via pop-ups feedback over de gebruikte variabelen en maakt het makkelijk om door de code te springen. Ook wordt refactoring mogelijk, het herschrijven van code bijvoorbeeld om aan een standaard te voldoen. Daarbij moeten alle verwijzingen naar de aangepaste code ook worden omgeschreven. ’Het hernoemen van signalen is een klassiek voorbeeld‘, zegt Faes. Sigasi ondersteunt tot VHDL93. Later moeten ook nieuwere versies volgen.