Door aan de structuur en samenstelling van het transistorkanaal te sleutelen, kan een IC met twee keer minder vermogen toe. Dat claimt het Amerikaanse bedrijf Suvolta. De energiebesparing van de Deeply Depleted Channel (DDC)-CMos-transistor is verdeeld over een reductie van de voedingsspanning (dertig procent of meer) en het dichten van lekstromen (tachtig procent of meer). Zo heeft Suvolta 65-nanometer-SRam-blokken gedemonstreerd die minder dan 0,5 volt nodig hebben, terwijl minimaal 0,8 volt gebruikelijk is voor 65-nanometer-CMos. De technologie is compatibel met bestaande productieprocessen en vraagt niet om investeringen in nieuwe apparaten of ontwerptools. Fujitsu heeft er een licentie op genomen.
This article is exclusively available to premium members of Bits&Chips. Already a premium member? Please log in. Not yet a premium member? Become one for just €20 for the first year and enjoy all the benefits.
