Acht organisaties zijn een Europees FP7-project gestart om nieuwe ontwerpmethoden en -tools te ontwikkelen die fysieke limitaties aanpakken waarmee schaling en geavanceerde lithografie kampen. Het Synaptic-consortium staat onder leiding van de Deense EDA-software- en IP-leverancier Nangate. Verder doen Imec, STMicroelectronics, Thales en drie universiteiten mee.
Door bij chipontwerp een meer restrictieve verzameling lay-outpratronen te gebruiken met voorspelbare eigenschappen voor naburige structuren, is het mogelijk variabiliteit terug te dringen en opbrengst te verhogen. Voor random logic is die aanpak echter te restrictief en moeten ontwerpers ervan uitwijken naar alternatieven. Daarbij zijn complexe lay-outpatronen nog altijd de norm, waarvoor geavanceerde maskerstappen in de lithografische implementatie noodzakelijk zijn.
Bij de introductie van 32-nanometerchips gelden echter nieuwe restricties die leiden tot een meer regelmatige lay-out voor logic-chips. Om te voorkomen dat dat bezwaarlijke beperkingen gaat opleveren, is er onderzoek nodig naar nieuwe ontwerpmethodologie, Cad-tools en celbibliotheken. Dat is waar Synaptic zich op gaat richten, op zowel architectuur- als logic- en lay-out-niveau.
This article is exclusively available to premium members of Bits&Chips. Already a premium member? Please log in. Not yet a premium member? Become one for just €20 for the first year and enjoy all the benefits.
