Harde noten

Door de crisis worden investeringen uitgesteld of geannuleerd. Asic-ontwerpen vergen forse investeringen. Marktanalist Gartner becijferde dan ook dat er dit jaar 22 procent minder Asic-ontwerpen zullen worden gestart dan vorig jaar. Een extra knauw voor de Asics ten faveure van een trend die jaren geleden werd ingezet. Die trend heet programmeerbaarheid. Gebruik processoren en software waar het kan, FPGA‘s waar processoren te traag zijn en parallellisme een troef is, ASSP‘s als ze beschikbaar zijn. En Asics als het niet anders kan, bijvoorbeeld wanneer custom analog nodig is. Daarnaast zijn er ook gewoon minder Asic-ontwerpen nodig door de toenemende integratiedichtheid. Een enkele Asic behapt vandaag een toepassing die er tien jaar geleden nog een handvol vergde.

Er worden dit jaar minder dan 2400 Asic-ontwerpen gestart. Het leeuwendeel hiervan zijn mixed-signal Asics die uit chipfabrieken van vorige generaties rollen. Dergelijke mixed-signal Asics vormen regelmatig solide businesscases door hun beheerste opstartkosten en omdat analoge elektronica zich vooralsnog niet laat ’programmeren‘. Puur digitale Asics daarentegen zijn in vrije val. Ze worden belaagd door FPGA‘s, die door de brute kracht in schaling binnen enkele jaren tijd competitief zijn geworden, met dank aan de tandems Altera–TSMC en Xilinx–UMC. Een FPGA behoeft een smak meer transistoren dan een Asic die hetzelfde doet; dat zal niet gauw veranderen. In een 40 nm FPGA zijn die kereltjes evenwel zestien keer kleiner (en goedkoper) dan deze in een 180 nm Asic. Vandaar dat FPGA‘s hun intrede konden maken in lcd-televisies. Nota bene in de consumentenmarkt met zijn lage marges en grote volumes. Handhelds zullen volgen. Aan het pad naar low-power wordt volop getimmerd.

Opnieuw volgens Gartner overstijgt het aantal gestarte FPGA-ontwerpen de Asic-starts met een factor dertig en is hun aandeel groeiend. Dit betreft vooral ontwerpen waarin de FPGA plaatsneemt in een system-on-PCB die wordt gedragen door een microcontroller of DSP en enkele ASSP‘s. De trend naar system-on-chipintegratie in FPGA is evenwel ingezet, onder meer om het hoofd te bieden aan de problematiek van component obsoleteness. Grote geheugens blijven wel extern, net zoals bij processoren, omdat ze niet kostenefficiënt mee kunnen worden geïntegreerd.