In een tweetal blogposts onthult James Reinders, directeur softwareproducten en multicore-evangelist bij Intel, enkele details over Knights Corners, Intels monster voor high-performance computing (HPC) gebaseerd op een groot aantal general-purpose X86-cores. Alhoewel er veel vraagtekens blijven, komen enkele interessante details naar voren. Ten eerste: het device zal een pure coprocessor zijn die altijd moet worden aangestuurd door een host-processor, ondanks dat het met zijn X86-cores prima in staat is om een eigen OS te draaien. Ten tweede: het draaien van een eigen OS is juist kernfunctionaliteit van het systeem. Ten derde: in tegenstelling tot GPU-gebaseerde rekenversnellers zal het device waarschijnlijk de volledige applicatie huisvesten, niet alleen de delen die met parallelle hardware moeten worden versneld. En ten vierde: het systeem is incompatibel met X86 – een beetje.
Knights Corner zal de eerste commerciële variant zijn van Intels Many Integrated Cores-platform (MIC). Het platform is de culminatie van een aantal lijnen binnen Intel: de min of meer mislukte Larrabee-GPU, de single chip cloud computer en het teraflops-project. MIC is gericht op high performance computing-toepassingen (HPC), met name supercomputers. GPU winnen hier snel terrein voor kleine maar rekenintensieve taken. Intels troefkaart is dezelfde waarmee het zich ook tegen andere architecturen afzet: de versneller is gebaseerd op de X86-instructieset en zou daarmee makkelijker te programmeren zijn.
Het MIC-platform brengt daarvoor tientallen eenvoudige X86-cores samen op een enkele chip en verbindt met een snel netwerk en logica om de caches van elke core te synchroniseren. De cores zijn gebaseerd op de oude Pentium III-architectuur maar gepimpt met krachtige SimD-hardware, multithreading en 64-bit geheugenadressering. Op het moment is er al een testchip in omploop, Knights Ferry genaamd, met 32 cores. Knights Corner, die dit of volgend jaar moet verschijnen, zal meer dan vijftig cores bevatten – Intel doet er nog vaag over op het moment.
