De technieken die nu worden gebruikt om nog betere prestaties uit immersielithografie te persen, komen straks ook bij EUV-lithografie van pas. Dat heeft lithodirecteur Kurt Ronse van Imec gezegd op de SPIE Advanced Lithography-conferentie, vorige week in Californië. Aanpassingen aan de lichtbron, design for manufacturing-technologie, lithovriendelijke IC-lay-outs en maskeroptimalisatie, al deze zaken kunnen chipproductie met EUV verbeteren wanneer die eenmaal in gebruik is genomen.
Ronses mededeling is een pleister op de wonde van chipmakers. Met tegenzin moeten zij immersielithografie oprekken voor 32- en waarschijnlijk ook 22-nanometerproductie. Herbruikbaarheid van de R&D-investeringen geeft enigszins verlichting. Ronse zei overigens de meeste pijnlijke upgrade van immersie, double patterning, te willen vermijden voor EUV. Ook voor de ontwikkelaars van EUV – ASML voorop – is Ronses statement gunstig. Het vooruitzicht EUV betrekkelijk eenvoudig en goedkoop op te kunnen peppen, spoort adoptie van de technologie aan.
Proponenten van EUV konden dit hart onder de riem goed gebruiken, aangezien ze op de SPIE-conferentie weer een paar tikjes kregen. Grote chipfabrikanten als IBM en Intel zien het er tot 16-nanometerchips niet van komen. TSMC, ‘s werelds grootste foundry en grootafnemer van ASML, herhaalde zijn scepsis over de haalbaarheid van EUV in een foundrycontext. Dit pessimisme wordt vooral ingegeven door torenhoge maskerkosten, die voor een contractfabrikant sterker op de balans drukken dan voor geheugen- of logicmakers. De laatsten hoeven immers minder maskers te maken; één maskerset volstaat voor een grote hoeveelheid chips.
This article is exclusively available to premium members of Bits&Chips. Already a premium member? Please log in. Not yet a premium member? Become one for just €20 for the first year and enjoy all the benefits.
