In 2003 begon Jan Decaluwe met het ontwikkelen van MyHDL, een manier om IC‘s te ontwerpen in een hoogniveauprogrammeertaal Python in plaats van de laagniveautalen VHDL of Verilog. De methode is regelmatig gedemonstreerd in FPGA‘s, maar nu ligt er een heuse commerciële Asic die grotendeels ontworpen is met MyHDL – voor zover bekend de eerste. Decaluwe vertelt over de voordelen, nadelen en gedachten van ontwerpen met een hoogniveautaal.
De eerste werkende chip ontworpen in de Python-programmeertaal is een feit. Jan Decaluwe heeft het digitale gedeelte van een mixed-signal Asic volledig geschreven in MyHDL, zijn Python-gebaseerde hardwareontwerptaal. ’Vooral om aan te tonen dat MyHDL gebruikt kan worden voor industriële toepassingen en niet alleen maar speelgoed is‘, legt Decaluwe uit.
De Asic, van mixed-signalontwerphuis ICSense, is een op maat gemaakte interface voor sensoren en zal in grote volumes van de band rollen. Het IC meet de kleine sensorsignalen met een 16 bit ADC en haalt daarbij een absolute microvoltagenauwkeurigheid. ICSense heeft het IC samen met buurman Easics ontworpen. Over de applicatie en de klant kunnen de ontwerphuizen niks zeggen.
This article is exclusively available to premium members of Bits&Chips. Already a premium member? Please log in. Not yet a premium member? Become one for just €20 for the first year and enjoy all the benefits.
