Sneller van algoritme tot FPGA met Compaan en Laura

FPGA‘s worden steeds geschikter voor het implementeren van complexe algoritmes. Waar we veldprogrameerbare IC‘s vroeger slechts gebruikten voor het bij elkaar vegen van logica, kunnen de huidige FPGA-generaties complete DSP-algoritmes aan. Bij Chess hadden we al ervaring met het genereren van embedded software voor besturingsalgoritmes met Matlab. Zo hebben we een via Matlab beschreven besturingsalgoritme vertaald in C-code en op een embedded platform geëxecuteerd. Een logische vervolg is om deze methode ook toe te passen voor het implementeren van een FPGA.

De normale werkwijze voor implementatie behelst het handmatig vertalen van een algoritme naar de hardwarebeschrijvingstaal VHDL. Hiermee beschrijf je de hardware-implementatie, niet het algoritme. Je hebt zo veel controle over de implementatie, maar het is wel arbeidsintensief en laat weinig mogelijkheden om te experimenteren met verschillende alternatieven. Voor complexe FPGA‘s is met handmatig coderen de grens wel bereikt. Omdat Matlab een veelgebruikt pakket is voor algoritmeontwikkeling ligt het voor de hand om het te gebruiken als startpunt voor een alternatieve ontwerpmethode.

We kregen een project waar we een geavanceerde DSP-algoritme moesten implementeren in een FPGA. We maakten van de gelegenheid gebruik om het genereren van VHDL-code uit een Matlab-beschrijving aan te tand te voelen. We kozen voor de software Compaan en Laura van Leiden Institute of Advanced Computer Science (Liacs). De samenwerking tussen Chess en Liacs liep via Progress.