Herconfiguratie van FPGA‘s tijdens de werking (runtime) is al enige tijd technisch mogelijk. Toch gebruikt de industrie die mogelijkheid in de praktijk zeer weinig omdat het aanmaken van elke gespecialiseerde implementatie veel te veel tijd in beslag neemt. De Universiteit Gent ontwikkelde een methode om af en toe variërende parameters aan te passen tijdens de werking en hiervoor toch een geoptimaliseerde hardwareoplossing aan te bieden. De aanpak kan zonder veel kwaliteitsverlies vijf grootteordes sneller een nieuw ontwerp aanmaken dan de klassieke technieken.
FPGA‘s bestaan uit enkele duizenden tot meer dan 200 duizend logische elementen in de nieuwste Xilinx Virtex-5-reeks. Elk van deze elementen (lookup tables, LUT‘s) kan iedere mogelijke functie van vier variabelen bevatten – in de Virtex-5 voor het eerst ook van zes variabelen. Uit al deze functies kiezen we voor elke LUT exact één exemplaar door vóór het gebruik van de FPGA de gepaste rij bits in de component in te lezen waardoor we de configuratie (en dus de functie) van de FPGA bepalen.
Diezelfde bitrij legt vast hoe de LUT‘s met elkaar zijn verbonden. Ook de verbindingen zijn immers configureerbaar door aan te geven of een connectie wel (logische 1) of niet (logische 0) wordt gemaakt. Nadat de FPGA een tijdje heeft gewerkt in de huidige configuratie, kunnen we hem gemakkelijk wijzigen door een nieuwe bitrij in te lezen. Dit noemen we herconfigureren. In de gangbare praktijk gebeurt het maar zeer zelden omdat het aanmaken van de herconfiguratiebitrij zeer lang duurt.
This article is exclusively available to premium members of Bits&Chips. Already a premium member? Please log in. Not yet a premium member? Become one for just €20 for the first year and enjoy all the benefits.
