Talenknobbel

Schoolboekvoorbeelden van trade-offs in digitaal Asic- en FPGA-ontwerp zijn – in willekeurige volgorde – oppervlaktegebruik, performance en vermogenverbruik. Systeemarchitecten weten echter al lang dat er heel wat meer factoren in het spel zijn. Zo zal bijna elk succesvol chipontwerp op termijn een of meer volgende levens gaan leiden. Vele chips worden ooit gecomplementeerd met een rits extra features of een bestaande versie wordt opgefrist. Soms is er nood aan meer van hetzelfde, met een hogere performance, meer interfaces en als het nog even kan aan een lagere stukkost. Het hoeft geen betoog dat zo‘n incarnatie wellicht in een recentere chipgeneratie zal worden vervaardigd, uit een andere foundry rolt of de vorm van een Asic krijgt in plaats van de geplande FPGA (of vice versa).

Om deze uitdagingen het hoofd te bieden, moeten we ’kneedbare‘ IP creëren, met een lange houdbaarheid. IP die zich (goeddeels) geautomatiseerd in een nieuwe technologie laat vervasten. IP die niet telkenmale manueel door de gehaktmolen moet. We kunnen ons gelukkig prijzen dat dit in de digitale wereld van eentjes en nulletjes geen utopie hoeft te zijn.

Daarnaast willen we ook de initiële ontwerptijd binnen de perken houden. Dit om tegemoet te komen aan de steeds kortere levencyclus van een groeiende schare applicaties en om de strijd aan te kunnen met de concurrentie vanuit lagerelonenlanden waar elk jaar massa‘s nieuwbakken ingenieurs hun diploma ontvangen.