Xilinx heeft zijn eerste device verscheept dat is gebaseerd op 3D-integratie van twee dies: een FPGA-die en een transceiver-die. Xilinx gebruikt hiervoor een proces waarbij de FPGA-logica met through-silicon-via‘s op een interposer geplaatst wordt, een passieve silicium-die die de contactpunten van de FPGA-logica naar een andere plek routeert. Deze interposer wordt vervolgens door bumps met de onderliggende transceiver-die verbonden.
De Virtex-7 HT-devices worden op deze manier uitgerust met maximaal zestien 28 Gbps- en 72 13,1 Gbps-transceivers. Volgens Xilinx zou een monolithisch ontwerp slechts een kwart van dit aantal geïntegreerde zendontvangers kunnen huisvesten. Bovendien kunnen de twee subsystemen met verschillende procestechnologieën gefabriceerd worden.
Op het moment wordt het device nog niet commercieel geleverd, maar volgens Xilinx kunnen geïnteresseerden aankloppen. Xilinx heeft ook plannen voor 3D-integratie met andere soorten componenten zoals DSP‘s en geheugen.