Klanten kunnen vanaf begin 2013 ook bij TSMC terecht voor de assemblage en verpakking van 3D-chips. Dat zegt Maria Marced, baas van TSMC Europe, in EE Times. ’Wij denken dat geavanceerde verpakkingsmethoden een goede manier zijn om performance te verbeteren en tegelijkertijd te besparen op energie- op oppervlakgebruik‘, aldus Marced. Te denken valt aan processoren met het geheugen (DRam) er direct op gemonteerd, een constructie die ook nog bandbreedteproblemen oplost en het mogelijk maakt geheugen en logica uit verschillende processen te combineren. Vooral fabrikanten in het mobiele segment zien al die voordelen wel zitten.
This article is exclusively available to premium members of Bits&Chips. Already a premium member? Please log in. Not yet a premium member? Become one for just €20 for the first year and enjoy all the benefits.
