De Electronic Design Automation-wereld voor chips weet het al lang: al bij het ontwerp moeten elektronicaontwerpers rekening houden met signaalkwaliteit. In de designwereld voor printplaten dringt een vergelijkbaar besef door, zegt Hans Klos, oprichter van Sintecs. ’Door schade en schande hebben ontwerpers van digitale boards ervaren dat ze de elektrische integriteit van de signalen op hun bordjes al in een vroeg stadium in overweging moeten nemen.‘ Sintecs is voor deze technologie een partnership aangegaan met Mentor Graphics.
Hans Klos kan het niet genoeg benadrukken: de tijden van designanalyse na lay-out zijn voorbij. Hij doelt op de traditionele stroom in de realisatie van een printplaat. Die ging van de tekentafel ter controle naar de afdeling signaalintegriteit. Bleek er iets niet naar behoren te werken, dan moest alles terug naar de lay-out. Soms maakte een PCB de rondgang langs verschillende afdelingen meerdere malen voordat een ontwerp klaar was voor productie. Een tijdrovende en dure gang van zaken, aldus Klos. Daarom richtte hij in 2000 Sintecs op.
’Het toegenomen toepassingsbereik van FPGA‘s heeft zijn impact gehad op het digitale-bordontwerp. Het venijn zit hem in de hoge kloksnelheden in combinatie met de snelle stijgtijden van de signalen die dat soort chips tegenwoordig halen‘, aldus Klos. De stijgtijd is de snelheid waarmee het signaal van een 0 naar een 1 schakelt. ’De integriteit van dat soort signalen is een heet hangijzer. Het is ondoenlijk om met lay-out- en verificatiecycli de kwaliteit ervan te waarborgen. De ontwerpen zijn te complex en de rekentijden van simulaties te groot.‘
This article is exclusively available to premium members of Bits&Chips. Already a premium member? Please log in. Not yet a premium member? Become one for just €20 for the first year and enjoy all the benefits.