Ook TSMC houdt multipatterning achter de hand voor 10 nm

Net als Intel beschouwt TSMC de beschikbaarheid van EUV-lithografie voor 10-nanometerproductie niet als een zekerheid. Dat vertelde CTO Jack Sun aan EE Times op de Arm Techcon, deze week in Santa Clara. Volgens Sun is quadruple patterning een van de opties die zijn bedrijf onderzoekt. Eerder zei Intel dat ook te doen, en zelfs het betreffende proces al te hebben ontwikkeld. Volgens EE Times zou het zelfs kosteneffectief zijn.

ASML belooft eind volgend jaar een EUV-scanner met bron te leveren die ongeveer zeventig wafers per uur kan verwerken. Dat is sowieso te laat voor Intels 14-nanometerchips, die volgens planning dan al in productie zijn. Zelfs voor in 2015 uit te brengen 10-nanometerchips is het krap, omdat Intel al in een heel vroeg stadium zijn ontwerpregels vastlegt. De lithografie is een belangrijke factor bij het vaststellen van die voorschriften. TSMC brengt in de regel zijn chips een jaar later uit dan Intel.