Steeds meer zenders en ontvangers gebruiken all-digital phase-locked loops (adpll’s) om het rf-signaal te genereren. Een belangrijk onderdeel van een adpll is de time-to-digital-converter (tdc). Arjan van der Beek van Itom beschrijft wat een tdc precies doet en wat de uitdagingen zijn bij het ontwerp.
Een phase-locked loop (pll) is een regelsysteem waarbij het gegenereerde uitgangssignaal een functie is van het faseverschil (en daarmee het frequentieverschil) van de ingangssignalen. Pll’s zijn belangrijke bouwblokken in zenders en ontvangers. De traditionele analoge varianten bestaan uit een fasedetector, een analoog loopfilter van weerstanden en capaciteiten, een spanningsgestuurde oscillator en eventueel een deler (Figuur 1).
Bij Itom zijn we al in 2013 gestart om pll’s op te bouwen in het digitale (discrete) domein – in de literatuur vaak aangeduid als all-digital pll’s (adpll’s). Deze benaming is wat misleidend, omdat er nog steeds analoge componenten in zitten. De aansturing is echter digitaal, of de output is een digitale code. Zo wordt de frequentie van de digitally controlled oscillator (dco) bepaald door een digitaal aangestuurde capaciteitenbank.
This article is exclusively available to premium members of Bits&Chips. Already a premium member? Please log in. Not yet a premium member? Become one for just €20 for the first year and enjoy all the benefits.
